(19) ジュ株のボ (3.25)

(198) 公開特許公報(A)

(11)姓この雑の間から

特别平5-90207

иоди (волот съет ималер


(SUNALCO.) hall(first CHROBAL! tateasere. HOIL 21/23 5 9 ) T 7733 414 21/285 301 R 759-4M 21:3205 C 7535 th 21.00 7538 414 11 U L L 217 88 審全有尽 本特殊 指症机约位2(全 6 頁) (20月1年)長号 実際イターダジスの STOPPLEASE CONTRIBUTE 体式会生决定 7.04.11期。日戊卡平区年。17072万元 (23):19: 十.式3 年(1991) 9 H30円 (72)金瓦米 万正 30元 A(支)(限) | 段本学区から東京サード | 長式 企利用之最合同的指令 (12)公共者 深北 被 《2克.18月18年本区小台東茅汀》[一株]名 产性重要的产品的产品有 (72)(7T.Y TE ねた(IRU)位上市区(C)東京ロー1 を出 会引业支持合矿产共和 GAUNGEN UNALL 未托 海夕

(84)【窓内の名字】 中等目の世の気性方が

の【要約】

【目的】 本発明は、微細化に際してもコンタクト抵抗 が十分に小さく信頼性の高い半導体装置を提供すること を目的とする。

【構成】 本発明では、半導体基板上に深さの異なる複数のコンタクトホールを形成し、コンタクトホール内に露呈する下地層に対して選択性のある条件を用いて、深さの差に相当する分だけ深いほうのコンタクトホールに選択的に第1の導体層を埋め込み、この後同一工程で第2の導体層を各コンタクトホールに埋め込むようにしている。



【特許請求の範囲】

【請求項1】 半導体基板上に深さの異なる第1 および 第2のコンタクトホールを形成するコンタクトホール形 成工程と、

前記第1 および第2のコンタクトホール内に露呈する下 地層に対して選択性のある条件を用いて、深さの差に相 当する分だけ深いほうのコンタクトホールに選択的に第 1 の導体層を埋め込む第1 の埋め込み工程と、

前記第1 および第2のコンタクトホールに第2の導体層を埋め込む第2の埋め込み工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上に深さの異なる第1 および 第2のコンタクトホールを形成するコンタクトホール形 成工程と、

前記第1 および第2のコンタクトホール内に露呈する下地層表面に深い方のコンタクトホールよりも浅い方のコンタクトホールよりも浅い方のコンタクトホールが厚くなるように酸化物を形成する酸化工程と、

深い方のコンタクトホール下の下地層が露呈するように表面を軽くエッチングし、該下地層を選択的に露呈せしめるエッチング工程と前記コンタクトホールの深さの差に相当する分だけ前記下地層上に選択的に第1の導体層を埋め込む第1の埋め込み工程と、

前記第1 および第2のコンタクトホールに第2の導体層を埋め込む第2の埋め込み工程とを含むことを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置およびその 製造方法に係り、特に、コンタクトホールの埋め込みお よび選択成長に関する。

[0002]

【従来の技術】近年、半導体装置の高集積化に伴い、回路の微細化は進む一方であり、例えばゲート電極や、ソース・ドレイン拡散層と金属西線との接続を行うための接続部の面積は非常に小さくなっている。

【0003】この結果、コンタクトホールのアスペクト 比が大きくなるため、西線膜のステップカバレッジが悪 くなり、段差の部分で薄くなることにより抵抗が増大す るという問題が生じてくる。

るでいったのようでは、この 【0004】これを解決する方法として、コンタクトホール内にタングステンなどをCVD法で選択的に埋め込み、この後にアルミニウムなどの西線膜を形成するという方法が提案されている。このような方法をとることによって、西線膜のステップカバレッジが良くなり、抵抗が減少するため半導体の性能向上には非常に有利である。

【0005】しかしながら、深さが異なるコンタクトホール内にタングステンなどを選択的に埋め込む場合、浅いコンタクトホールの場合はタングステンなどがある。

れ、一方深いコンタクトホールでは完全に埋まらないと いう構造になる。

【0006】例には、図4台に示すようにシリコン基板1表面を覆う層間絶縁膜22に形成されたコンタクトホールH1、H2を埋め込む場合、基板1表面に形成された拡散層11にコンタクトする深いコンタクトホールH1に合わせてタングステン層6の埋め込みを行うと、素子分離膜2上の多結晶シリコン膜3とモリブデンシリサイド膜4とからなるワード線等の西線にコンタクトする浅いコンタクトホールH2ではタングステン層がコンタクトホール外へあるれた形状となる。このため、エッチバックなどの平坦化工程が必要となる。

【0007】また、図4のに示すように、素子分部膜 2上の多結晶シリコン膜3とモリブデンシリサイド膜4 とからなるワード線等の西線にコンタクトする浅いコン タクトホールH2に合わせてタングステン層6の埋め込 みを行うと、基板1表面に形成された拡散層11にコン タクトする深いコンタクトホールH1では、完全に埋ま らないためこの上層に形成される西線層のステップカバ レッジが悪くなり、西線抵抗が増大したり、エレクトロ マイグレーションが起こり易くなるという問題がある。 【0008】

【発明が解決しようとする課題】このように深さの異なるコンタクトホールを埋め込む場合、いずれに合わせても一方の側に不都合が生じ、西線抵抗を増大したり、エレクトロマイグレーションが起こり易くなる等の問題があった。

の 0 0 9 】 また、複数の導体領域が露呈している場合に、ある領域にのみ選択的に薄膜成長を行おうとすると、非成長領域にマスクを形成しなければならないため、パターニング工程が必要となり、工程数が谓える他、微細化に際しても極めて深刻な問題となっている。 【 0 0 1 0 】本発明は、前記実情に鑑みてなされたもので、微細化に際してもコンタクト抵抗が十分に小さく信頼性の高い半導体装置を容易に提供することを目的とする。

[0011]

【課題を解決するための手段】そこで本発明の第1では、半導体基板上に深さの異なる複数のコンタクトホールを形成し、コンタクトホール内に露呈する下地層に対して選択性のある条件を用いて、深さの差に相当する分だけ深いほうのコンタクトホールに選択的に第1の導体層を埋め込み、この後同一工程で第2の導体層を各コンタクトホールに埋め込むようにしている。

タクトホールに埋め込むようにしている。 【0012】また本発明の第2では、深さの異なるコンタクトホール内に露呈する下地層表面に深いほうのコンタクトホールが厚くなるように表面に酸化物を形成し、深い方のコンタクトホール下の下地層が露呈するように表面を軽くエッチングし、該下地層を選択的に露呈せしめるようにしている。 [0013]

【作用】本発明の第1によれば、コンタクトホール内に露呈する下地層に対して選択性のある条件を用いて、深さの差に相当する分だけ深いほうのコンタクトホールに選択的に第1の導体層を埋め込み、深さをほぼ等しくした後、残りを同一工程で埋め込むようにしているため、深さの異なるコンタクトホールに対しても平坦な埋め込みを行うことができ、西線抵抗が小さく信頼性の高い半導体装置を得ることができる。

【0014】例えば、過酸化水素水と硫酸の混合液に浸漬すると、シリコンリッチなモリブデンシリサイドやタングステンシリサイド中の余剰シリコン原子はシリコン 基板中のシリコン原子と比較して結合が弱いため容易に酸化され、金属シリサイド膜上の酸化膜を、シリコン基板上の酸化膜よりも厚く形成することができるということを発見し、これに着目してなされたものである。

【0015】すなわち、シリコン領域および金属硅化物領域が混在して露呈する半導体基板を、過酸化水素水と硫酸の混合液に浸漬して、金属硅化物領域に選択的に厚い酸化膜を形成したのち、シリコン領域のみか電呈するように表面を軽くエッチングし、マスクを用いたパターニング工程を経ることなく容易に表面状態に差異を形成することができる。したがって、選択CVD法によりシリコン領域上にのみ選択性よく容易に導体層を形成することができる。

【0016】なおこの方法を第1の発明に適用すれば、 容易に深さの異なるコンタクトホールの埋め込みを行う ことが可能となる。

【0017】 また、第1の導体層の埋め込みにより複数 のコンタクトホールの深さをほぼ等しくすると述べた が、深さの差は小さければ問題なく、特に±0.2μm 以下であると好ましい。

[0018]

【実施例】以下、本発明の実施例について図面を参照し つつ詳細に説明する。

【0019】図1台乃至台は本発明実施例の半導体装置の製造工程を示す断面図である。 まず、n型シリコン基板1にフィールド酸化膜2を形成したのち、分部された領域内に、多結晶シリコン膜3とモリブデンシリサイド膜4とからなるポリサイド構造の配線をはじめ、p型拡散層11を形成するなど素子領域を形成した後、この上層に層間絶縁膜22として酸化シリコン膜を形成する。そしてフォトリソグラファによりこの層間絶縁膜22に、p型拡散層11にコンタクトする深いコンタトホールH1と、西線にコンタクトする減いコンタクトホールH1と、西線にコンタクトする減いコンタクトホールH1とを形成し、これを過酸化水素水と硫酸とを1:3の割合で混合した処理液中に20分浸漬する。ことをp型拡散層11表面よりもモリブデンシリサイド膜4表面の酸化膜sはp型拡散層1

1表面の酸化膜sよりも厚く形成される。これはモリブデンシリサイド中の余剰シリコン原子はシリコン基板中のシリコン原子と比較して結合が弱いため容易に酸化されるためである。ここで深いコンタクトホールHは 0.8μm径で深さ1.5μm、浅いコンタクトホールH2は0.8μm径で深さ0.8μmであった(図1 (2))。

【0020】この後、フッ素F2を用いた反応性イオン エッチング(RIE)(0・05km、50W)により、室温下で15秒間エッチングを行い、さらにランプヒータを用いて350℃に昇温し、一酸化炭素を0・0 57㎡600秒導入して、ウェハに吸着したフッ素を 除去する。この工程により深いコンタクトホール内の酸 化シリコン膜sのみを完全に除去し、p型拡散層11表 面を露呈させる。このとき浅いコンタクトホールH2は 酸化シリコン膜sで覆われている(図16)。次に サセプタヒータを用いてウェハを600~800℃に昇 温し、SiH4を20sm, TiCl4を1smの条件 で400秒間導入し、拡散層11上のコンタクトホール にのみ選択的に膜写O. 7μmのTiSi2膜5を形成 する (図16)。このとき、TiCl4に代えて、T i 板に100~500 μm径の穴を設けたTi メッシュ あるいはTiを締結だしたものを700~900℃に ヒータで加熱しながらHClガスを1~5sm流し、T iCl, TiCl2, TiCl3などの不飽和分子ガス を導入する方法も有効であり、より高選択性を持ち塩素 濃度の低いTiSi2膜を形成することが可能となる。 【0021】さらに、塩化硼素BCl3を用いた反応性 イオンエッチング(RIE)(O.O5tm、50W) により、室温下で100秒間エッチングを行い、モリブ デンシリサイド膜4表面の酸化シリコン膜 s をエッチン が涂去し、この後サセプタヒータを用いて250℃に昇 温し、WF6を10sm, SiH4を7smの条件で導入し、選択CVD法により、拡散層11上のTiSi2 膜5上およびモリブデンシリサイド4上に、0.8μm 程度W膜6を堆積し、この後ランプアニールを行いW膜 6の密着性を向上させる(図1th)。そしてアルミニ ウム配線を形成する(図示せず)

【0022】このようにして形成された半導体装置は、図1 ()に示すようにコンタクトホールが完全に埋め込まれているため、配線のステップカバレッジは極めて良好であり、配線抵抗が増大したりすることもなく信頼性の高い物となる。

【0023】また、TiSi2膜の膜厚とコンタクト抵抗との関係を測定するため、各コンタクトホールの深さ等、他の条件は前記実施例と全く同様にして、TiSi2膜の膜厚のみを変化させたときのコンタクト抵抗の変化を図2に示す。ここで付難はTiSi2膜の膜厚、縦軸はコンタクト抵抗を示すものとする。白丸はp型拡散層に対するコンタクトの場合、黒丸はn型拡散層に対す

るコンタクトの場合を示すものである。

【0024】この結果、TiSi2膜の膜厚が0.5μ 山以下すなわち、W膜6表面と層間絶縁膜22表面との 段差が-0.2μω以下のときは、図3旬に示すよう に、コンタクト抵抗の上昇が著しい。これは、コンタク トホール内でのアルミニウム西線でのステップカバレッ ジが悪くなっているためであると考えられる。

【0025】また、TiSi2膜の膜厚が0.9μm以 上すなわち、W膜表面と基板表面との段差がO.2 μm 以上のときは、図30に示すように、コンタクトホールからあるれたW膜6の周辺でアルミニウム画線7のス テップカバレッジが悪くなっているためであると考えれ られる。

【0026】この結果から、段差が±0.2 un以下で あるときはコンタクト抵抗の低い半導体装置を得ること ができることがわかる。従って3種類以上の異なる深さ を有するコンタクトホールの場合、深いコンタクトホー ルに埋め込まれたTiSi2膜の上面と、TiSi2膜 の埋め込まれていない浅いコンタクトホール底面との深 さの差が0.2μπ以下であるときは西線抵抗の増大を 抑制することができる。

【0027】このように本発明の方法を用いることによって、Wの埋め込み形状が平坦となり、エッチバック等 による平坦化工程が不要となるため、工程の簡略化をは かることができる。 【0028】なお、本発明は前述した実施例に限定され

るものではない。

【0029】前記実施例では、金属硅化物としてチタン シリサイドを用いたが、他のシリサイド、例えばニッケ ルシリサイド、コバルトシリサイド等を用いても良い。 ニッケルシリサイドはニッケルカルボニルを0.05c on SiH4を10smの条件で400℃、1800秒 間導入することにより、0. 7点が形成することができ る。またコバルトはコバルトカルボニルを昇華させて 0.01scm SiH4を10scmの条件で400℃ 1800秒間導入することにより、0. 7 ды形成する

【0030】また、前記実施例では、シリコン表面と金 属硅化物表面との間での選択成長を用いたが、これに限 定されることなく例えば多結晶シリコン膜と単結晶シリ コン膜との間での酸化速度の差から、酸化膜の堆積速度

ことができる。

が変化するようにし、これらの間での選択成長性を利用 するようにしたり、また金属膜とシリコン表面との選択 性等、適宜変形可能である。

【0031】さらに、前記実施例では、第1の導体層の 形成に際し選択性を有するようにコンタクトホール内に 露呈する表面の表面状態を変化させる方法であれば他の 方法を用いても良い。

【0032】例には、上記実施例において、厚さの異な る酸化膜sを形成する方法として次の方法を用いても良 い。すなわち、圧力0.5 m以下の酸素雰囲気中で200万至300℃の温度で例えば15分の短時間熱処理 を施してシリサイド表面にシリコン表面よりも厚く酸化 膜を形成する方法を用いても良い。

【0033】その他、本発明の要旨を逸脱しない範囲で 種々変形して実施することができる

[0034]

【発明の効果】以上説明してきたように、本発用によれ ば、コンタクトホール内に露呈する下地層に対して選択 性のある条件を用いて、深さの差に相当する分だけ、深 い方のコンタクトホールに選択的に第1の導体層を埋め 込み、残りを同一工程で埋め込むようにしているため、 深さの異なるコンタクトホールに対しても平坦な埋め込 みを行うことができ、配線抵抗が小さく信頼性の高い半 導体装置を得ることができる。

## 【図面の簡単な説明】

【図1】本発明実施例の半導体装置の製造工程図。


【図2】チタンシリサイドの膜厚とコンタクト抵抗との 関係を示す図。


【図3】チタンシリサイドの膜厚が小さすぎた場合と、 大きすぎた場合の状態を示す図。


【図4】従来例のコンタクト構造を示す図。


【符号の説明】

- 1 シリコン基板
- 2 フィールド絶縁膜
- 3 多結晶シリコン層 4 モリブデンシリサイド層
- 5 チタンシリサイド層
- 6 タングステン層
- アルミニウム層
- 22 層間純緑膜









ではいるいからないとなる。これで、これによることになるので